bandao.com半岛(bandao·中国)电子科技-类TPU架构+开源生态，奕行智能走出中国AI芯片的第三条路

【导读】于AI年夜模子迈向万亿参数与范围化部署的新阶段，算力需求正从“堆范围”转向“提效率”。奕行智能以RISC-V架构为基底，交融类TPU设计、Tile编程范式与自研VISA虚拟指令集，走出一条“软硬协同+开源生态”的差异化路径。其首款量产芯片Epoch不仅于算力密度、能效比及互联扩大性上实现冲破，更经由过程深度适配FP八、NVFP4等低位宽高精度计较格局，直击当前AI推理成本与效率的焦点痛点。本文将体系剖析AI财产对于算力的三年夜焦点诉求，并展现DSA（专用架构）+Tile范式怎样成为下一代AI芯片的要害标的目的。

从行业需求角度，具体剖析AI财产近况和将来

AI算力的三个需求

奕行智能先容，跟着年夜模子参数目迭代至万亿级、运用场景需要思量范围化部署，此时，AI行业对于底层算力的需求已经从单一机能比拼，进级为范围、效率、生态的全方位较劲。

详细而言，针对于范围诉求，AI模子参数目与练习计较量的激增速率，已经远超硬件算力的晋升幅度，算力供需抵牾日趋凸起。也正是以，算力部署形态发生底子性改变——从初期单卡GPU支撑小型模子，进级为万卡范围的数据中央承载年夜模子练习与推理，这对于算力范围化提出了更高要求：需要统筹算力密度、互联能力和体系不变性等。

第二是效率诉求。2025年，以DeepSeek为代表的海内头部年夜模子厂商，经由过程算法与软硬件协同优化，将Token单元成本显著降低。DeepSeek征象也让AI推理有了新的弄法。从寻求算力堆砌改变为效率与范围并重，越发存眷模子算力现实使用率（MFU）、Token单元成本（Token/Dollar），以和影响用户体验的首个Token延迟（TTFT）及连续推理吞吐量（TPS）等效率指标。

第三个诉求是生态诉求。陪同着年夜模子的迭代速率以月甚至周为单元，芯片、算法与软件互相促成、快速迭代，这对于高投入、长周期的芯片厂商而言，是巨年夜的挑战。需要前瞻性地思量上层软件算法的快速成长，撑持更高效的AI开发范式（如Triton、TileLang等）。

效率诉求是第一名

年夜模子的成长已经从单一依靠“算力与参数重叠”，演进为“预练习→练习后优化→测试时推理”的三阶段扩大模式。每一一阶段的进化都以更高效率的计较投入，实现了模子智能程度的显著跃升，也为冲破算力瓶颈提供了新路径。

而对于在推理而言，年夜模子的焦点产物形态现实上是Token，与软件近乎零成本的复制差别，Token的出产模子以算力与电力为焦点，是以，晋升算力使用率与能效比，再也不是纯真的技能优化，而是直接降低出产成本、提高毛利率、转化为贸易利润，晋升运营效率的要害。

DSA+Tile范式正于突起

今朝，AI计较芯片市场重要分为CPU、GPGPU及ASIC（DSA）三年夜架构，此中GPGPU持久盘踞主导职位地方，但如今ASIC（DSA）架构与Tile编程范式的联合，正成为行业成长的新趋向，为AI算力效率晋升斥地了全新路径。

英伟达的GPGPU依附SIMT架构的强盛并行计较能力，以和深耕近20年的CUDA生态，持久盘踞AI算力硬件市场的主导职位地方。不少厂商试图经由过程CUDA兼容的方式切入市场，但面对诸多挑战。据分享，CUDA是英伟达深度软硬协同的产品，仅能于英伟达GPGPU上阐扬最优机能，第三方厂商的兼容往往只逗留于API层面，遍及存于“水土不平”的问题，同时，跟着英伟达软硬件的快速迭代，即即是现有的“CUDA兼容”，也会由于硬件代差而没法连续。

比拟之下，google给出了一个较为妥帖的谜底。以TPU为代表的ASIC（DSA）架构，经由过程内置针对于矩阵运算等AI焦点范式的专用加快单位，于机能与能效比上具有凌驾GPGPU的上风。ASIC的焦点挑战的是生态适配的成本，相较在成熟的CUDA，怎样吸引开发者于专用硬件上高效编程，是大都ASIC厂商面对的配合难题。google等头部厂商经由过程持久投入，已经于生态适配上取患上冲破：TPU借助XLA编译技能，不仅撑持google系的TensorFlow及JAX框架，还有能适配PyTorch框架，有用降低了生态迁徙门坎，鞭策ASIC架构走向范围化运用。

此外，google还有结合多家科技巨头倡议OpenXLA开源项目，经由过程XLA编译器和StableHLO中间暗示层，构建起跨框架的通用编译生态，实现对于TensorFlow、JAX及PyTorch等主流框架的高效兼容，年夜幅降低开发者的迁徙门坎；近期倡议的TorchTPU项目，旨于进一步深化TPU对于PyTorch生态的原生撑持，闪开发者可以或许以近乎零代码修改的方式，将模子从GPU迁徙至TPU，最年夜限度削减转化历程中的机能损耗。google的实践充实证实，全栈软硬协同，才是实现算力效率最年夜化的焦点路径。

除了了架构改造，编程范式的进级同样成为晋升AI开发效率的主要标的目的，此中Tile（数据分块）计较范式的鼓起，尤为值患上存眷。AI计较中的数据往往具备规整性，Tile编程模式贴合这一特性，可以或许提供更友爱的编程接口，年夜幅晋升算子开发效率，降低编程门坎。好比DeepSeek就采用北年夜团队开源的TileLang构建算子，并将其作为新模子的精度基准；而这类对于在开发者更友爱的编程范式，影响力已经经延长至CUDA生态，就连英伟达也于CUDA 13.1中，推出了基在Tile编程范式的CUDA Tile编程界面，印证了这一范式的行业价值与成长潜力。

值患上留意的是，DSA设计思惟也正于渗入到GPU的迭代中：英伟达从Volta架构初次引入Tensor Core，到Blackwell架构扩展张量焦点范围、插手Transformer优化引擎，连续晋升芯片中DSA的占比，凸显出“范畴定制化”的演进趋向；2025年12月，英伟达吸纳AI推理芯片创企Groq的焦点团队，进一步强化于年夜模子推理定制化范畴的结构。

“种种迹象注解，DSA（ASIC）+Tile编程范式的联合，将成为将来AI算力范畴的焦点生态气力。”奕行智能分享。其经由过程软硬协同带来的效率上风，于AGI（通用人工智能）时代具有广漠的市场空间。而这一技能标的目的，恰是奕行智能的焦点结构范畴，也是其区分在偕行的要害差异化上风。

奕行智能走通了DSA+Tile

现实上，于奕行智能建立之初，公司就已经经选择了“硬件架构立异+自研互联+开源生态”这条路径，现实成果也切合创业之初的预期。奕行智能研发的海内业界首款RISC-V AI算力芯片Epoch正于年夜范围量产出货中，截至今朝，该系列产物已经于头部体系厂商、互联网企业、数据中央和重点行业客户中取患上庞大贸易冲破。

该芯片于业界率先采用RISC-V + RVV（RISC-V向量扩大）指令集架构，联合自研的VISA（虚拟指令集）技能，统筹了AI计较的通用性与专用性。

Epoch十分满意如今AI芯片厘革历程中的新痛点。

起首，于应答范围化需求方面，经由过程进步前辈芯片架构，联合自研ELink互联技能，实现算力的年夜范围扩大。

其次，于应答效率晋升需求上，采用了类TPU架构，统筹高机能与高效率；经由过程深度软硬协同优化，晋升算力现实利用效率，降低Token单元成本。

而于生态适配上，采用RISC-V + RVV开源指令集，付与硬件矫捷扩大能力；别的，采用了基在软硬件一体的Tile级动态调理架构，经由过程“虚拟指令+智能编译器+硬件调理器”，提供更友爱的编程界面，降低开发与适配成本，跟上算法迭代节拍。

Epoch芯片于业界率先采用RISC-V + RVV（RISC-V向量扩大）指令集架构，联合自研的VISA（虚拟指令集）技能，完善均衡了AI计较的通用性与专用性，既能适配多样化的AI运用场景，又能经由过程专用优化晋升计较效率。

2025年，Epoch系列产物和计较平台解决方案正式启动量产；截至今朝，该系列产物已经于头部体系厂商、互联网企业、数据中央和重点行业客户中取患上庞大贸易冲破，斩获巨额于手贸易定单，迎来范围化量产的发作期，充实印证了其产物竞争力与市场承认度。

针对于产物的类TPU架构，奕行智能先容了一些架构亮点，例犹如样采用RISC-V内核，并内置了机能强盛双脉动流水矩阵运算引擎和具有繁杂矩阵数据处置惩罚与变换的4D DMA引擎。

此中，采用双脉动流水设计的年夜尺寸矩阵运算引擎，将数据复用率晋升数倍，且显著削减了数据前处置惩罚的开消。比拟同类方案，编程也更为简朴易用，限定更少——例如险些无需为规避bank冲突特意做手动编排，可以或许直接撑持模子中开举事度年夜的卷积矩阵乘算子等。

面临AI计较中频仍呈现的4D数据，比拟竞品需要屡次数据搬移与处置惩罚，奕行智能的4D DMA引擎仅经由过程一次操作便可完成4D数据的总体搬移，并于历程中同步完成数据变换与重排。此外，经由过程配置年夜容量片上缓存，将热门与要害数据置在L1/L2中，其拜候速率比拟存放于DDR的方案晋升1–2个数目级。

盘货Epoch三年夜立异

奕行智能具体先容了Epoch的三年夜产物立异，此中包罗一个率先及两个独创。

立异之一是率先采用了RISC-V + RVV（RISC-V向量扩大）构建AI芯片架构，依托RISC-V的开源特征与技能上风，可以更好地实现完整的生态撑持。

独创之一是VISA（虚拟指令集）技能。奕行智能注释，VISA相称在于软件与硬件之间搭建了一层中间抽象层，从底子上解决了AI芯片行业持久存于的软件兼容、扩大能力、编译难度三年夜痛点，统筹了计较通用性与效率。

VISA技能让上层的算子和AI编译器软件成立于VISA抽象层之上，硬件层面实现VISA宏指令的挨次发射、乱序履行——这类设计可有用断绝硬件变化对于上层软件的打击，同时降低AI编译器与算子的实现难度，预留分外的机能优化空间，实现通用计较与高效计较的均衡，满意AI计较所需的抽象需求。

如许做的利益是，可以实现断绝硬件迭代差异，晋升计较扩大能力，而且解决了AI编译陡降问题。

第二个独创是Tile级动态调理架构。基在AI场景数据规整、无需太高矫捷性的特色，奕行智能独创Tile级动态调理架构，原生适配Tile生态范式。该架构由Tile级虚拟指令集、智能编译器及硬件调理器三部门构成，可及时适配硬件举动，充实挖掘并行计较潜力，实现算力资源的最优分配。

架构可主动治理指令间依靠、指令挨次流水及内存切分，无需开发者手动优化，既冲破了静态优化的机能瓶颈，又让编程越发洁净简便，年夜幅降低开发者的编程门坎，晋升开发效率。

于编译框架中，奕行智能深度交融了google开发并开源的StableHLO XLA技能，无缝撑持市道上所有的主流深度进修框架——包括深度适配PyTorch生态，同时撑持TensorFlow、JAX、ONNX等主流呆板进修框架，撑持无缝迁徙代码。

迎合“低位宽高精度”新时代

于深度进修范畴，数据精度与计较效率始终存于衡量瓜葛。例如，TPU Tensor Core 于FP8模式下可提供2倍在BF16的算力密度。以Ironwood（TPU v7）为例，其FP8峰值算力到达4.6PetaFLOPS，而BF16仅为2.3PFLOPS。显存占用及通讯数据量也同步减半。

DeepSeek在2025年1月推出基在FP8分块量化（Block-wise Quantization）的技能，经由过程更细粒度的缩放因子赔偿，使FP8计较精度靠近原始BF16程度，也是以引起了DeepSeek热。

2025年6月，NVIDIA正式发布NVFP4，采用16元素同享缩放因子并以FP8作为缩放数据类型，使4bit精度险些迫近 BF16水准，标记行业进入4bit时代。

奕行智能的Epoch除了了撑持传统的多种浮点和整型数据类型之外，还有于海内率先撑持DeepSeek 所需的基在分块量化的FP8计较精度，并于其新一代产物撑持 NVFP四、MXFP四、MXFP八、MXINT8等各种前沿数据格局。

总结

当AI财产从“算力武备竞赛”步入“效率精耕时代”，惟有真正买通硬件架构、编译生态与算法演进的全栈协同，才能穿越算力瓶颈、兑现贸易价值。奕行智能依附RISC-V的开放基因、类TPU的高效架构与独创的VISA+Tile动态调理系统，不仅验证了国产AI芯片于高端算力范畴的可行性，更于全世界DSA演进海潮中抢占了生态界说权。